## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-281636

(43) Date of publication of application: 27.10.1995

(51)Int.CI.

G09G 3/36

G02F 1/133

(21)Application number: 06-069639

(71)Applicant: ASAHI GLASS CO LTD

(22)Date of filing:

07.04.1994

(72)Inventor: MOGI HIROYUKI


KUWATA TAKESHI NAKAGAWA YUTAKA NAKAZAWA SATOSHI

(54) DRIVING DEVICE USED FOR LIQUID CRYSTAL DISPLAY DEVICE,
SEMICONDUCTOR INTEGRATED CIRCUIT FOR DRIVING COLUMN ELECTRODE AND
SEMICONDUCTOR INTEGRATED CIRCUIT FOR DRIVING ROW ELECTRODE

#### (57)Abstract:

PURPOSE: To miniaturize the device as a whole and to reduce power consumption by providing a semiconductor integrated circuit for driving column electrode with a memory part having a control circuit outputting data and an arithmetic circuit part arithmetically processing a voltage applied to a liquid crystal output circuit part.

CONSTITUTION: A column driver 101 comprises a memory part 10, a signal line 11 for outputting column data to a liquid crystal display panel 20, an arithmetic circuit part 12 inputting selected data from a row data generating circuit 41 and performing a prescribed calculation, a latch circuit 13 inputting the output of the arithmetic circuit 12 through a signal line 15 and latching



it and a liquid crystal output circuit part 14 inputting the latch data through a signal line 16 and outputting a voltage complied with the latch data to an output line 17. Data are simultaneously outputted from the memory part 10 every time when one of selected data is given from the row data generating circuit 41. The arithmetic circuit part 12 also performs calculation at the

Searching PAJ Page 2 of 2

same time. Consequently, the clock frequency is made low and the power consumption is reduced.

#### **LEGAL STATUS**

[Date of request for examination]

22.02.2001

[Date of sending the examiner's decision of

10.06.2003

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or

application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出顧公開

## 特開平7一:

(43)公開日 平成7年(.

G09G 3/36

GO2F 1/133 545

#### 審査請求 未請求 菌求項の数7 OL


(71) 出願人 000000044 (21)出職番号 特顧平6-69639 **旭硝子株式会社** 東京都千代田区丸の内2丁目 (22)出題日 平成6年(1994)4月7日 (72) 發明者 茂木 宏之 神奈川県横浜市神奈川区羽沢町 旭硝子株式会社中央研究所内 (72) 発明者 桑田 武志 神奈川県横浜市神奈川区羽沢 **旭洲子株式会社中央研究所内** (72) 発明者 中川 登 神奈川県横浜竹特奈川区羽沢 旭硎子株式会社中央研究所内 (74)代理人 非理士 日澤 神昭 (4.2:

### (54) 【発明の名称】 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路 および行電 導体集積回路

#### (57)【要約】

【構成】 同時選択される複数ラインにおける各行のデータ毎に表示データのデータ出力を行うメモリ部 1 () と、メモリ部の出力データと選択された行に印加される 電圧パターンを示す選択データとを入力して、液晶出力 回路部が選択すべき電圧を指定する情報を作成する演算 処理を行う演算回路部 1 2 とが形成される。

【効果】 この集補回路を用いれば、駆動回路を全体と して小型化できる。



特闘平?—

2

#### 【特許請求の範囲】

【請求項1】 複数ライン同時選択法によって駆動される液晶表示装置の列電極を駆動する半導体集論回路であって、同時選択ライン数に応じたレベル数の電圧値から、指定された電圧値を選択して各列電極に印削する液晶出力回路部が形成された液晶表示装置に用いられる列電極駆動用半導体集論回路において

1

表示データを記憶するとともに、同時選択される複数ラインにおける各行のデータ毎にデータ出力を行う副御回 踏を有するメモリ部と、

前記メモリ部の出力データと選択された行に印加される 電圧パターンを示す選択データとを入力して、前記液晶 出力回路部が選択すべき電圧を指定する情報を作成する 演算処理を行う演算処理回路を有する演算回路部とを含 むことを特徴とする液晶表示装置に用いられる列電極躯 動用半導体集積回路。

【請求項2】 メモリ部の制御回路は、2行ないし15行のデータ毎にデータ出力を行い、

演算回路部の演算処理回路は、2ないし15ビットの選択データと前記メモリ部の出力データとを対象に演算処 20 理を行う請求項1記載の列電極駆動用半導体集積回路。

【請求項3】 入力されたデータにで補正あるいは階調表示処理を行って、処理後のデータをメモリ部に書き込む補正部を含む請求項1または2記載の列電極駆動用半導体集論回路。

【請求項4】 メモリ部は、1ドットについて複数ビットを記憶しうる記憶容置を有し、選択信号に応じていずれかのビットを出力する請求項1または2記載の列電極駆動用半導体集積回路。

【請求項5】 メモリ部の制御回路は、一時に複数列の データを出力し、

演算回路部は、メモリ部から一時に読み出される列数分 の演算処理回路を有する請求項 1 ないし4 記載の列電極 駆動用半導体集積回路。

【請求項6】 複数ライン同時選択法によって駆動される液晶表示装置の行電極を駆動する半導体集積回路であって、選択データに応じた電圧値を同時に選択される行電極に印加するロウドライバが形成された液晶表示装置に用いられる行電極駆動用半導体集積回路において、

**選択パターンを発生する行電極選択パターンを構成する 40 きされる。表示RAM24が複数個設け** 

[0001]

【産業上の利用分野】この発明は、主に 駆動する駆動装置ならびに列電極駆動用: および行電極駆動用半導体集論回路に関す 【0002】

【従来の技術】図7は従来の液晶表示装制示すプロック図である。図において、表:ネル2()は、スーパツイステッドネマテN)液晶表示素子等が回素数に応じてマ 多数配置されたものである。液晶パネルは、走査線を駆動する半導体集補回路() 路、以下、LSIともいう。)によるロドライバ)22および表示データを表示、力するLSIによるカラムドライバ(X が配置される。

【①003】数多くの走査線および表示・ 処するために、一般的に、 図7に示すよ ラムドライバ2 1 およびロウドライバ2 る。カラムドライバ21は、選択線の表: チするラッチ回路や印加する電圧を選択 含む。ロウドライバ22は、選択線を示 するシフトレジスタや走査線に印加する 選択回路を含む。X = 6 4 0 ドット、Y の白黒のVGAパネルの場合には、例えi ムドライバ2 1 および4 個のロウドライ れる。その場合、各ロウドライバ22は、 120本の出力27を受け持つ。すなわ 選択信号を出力する。また、各カラムド 640/4=160本の出力28を受け! 30 ち、各カラムドライバ21は、それぞれ。 力28から液晶パネル20にオンオフ表: レベルを印加する。

【0004】コントローラ23は、入力タを一度表示RAM24に書き込むとと線25、26を介してカラムドライバ2ライバ22に制御信号を与える。ドットの液晶表示装置の場合には、コントローRAM24には、アドレス信号およびリックえられ、表示データがコントローラきされる。表示RAM24が複数個設け

(3)

られる制御信号として、選択データ(シフトデータ)、 選択データをシフトするためのシフトクロック、ロウド ライバが液晶パネル20に印加するための液晶表示用電 圧、および液晶駆動出力を交流化する交流化信号等が含まれる。

【0006】以上のように、液晶表示装置、特に大型の液晶パネル20を有する液晶表示装置においては、多数の制御信号、多数のドライバ21、22、大きなメモリおよび大規模なコントローラ23が必要とされる。液晶パネル20がカラー表示用のものである場合には、1回 10素についてR、G、B3ドットが必要とされる。例えば、640×480回素の表示パネルにおいて、640×3×480の液晶表示素子が必要である。よって、取り扱うデータが3倍となって、カラムドライバ21の規模は白黒の場合の3倍になる。すなわち、液晶表示装置における回路構成はさらに大規模化する。

【①①①】目時選択ライン数を7ライ 1本選択されるものである。ところが、近年、同時に復 数の走査根を選択して駆動する方法が開発されている。 その駆動方法には、特闘平5-100642号公報に関 示されているような全ラインを同時に選択する方法と、 特開平6-27907号公報に関示されているような全 を査額をいくつかのグループに分け各グループ内のライ ンを同時に選択する方法とがある。図8はそれらの方法 が適用される液晶表示装置における駆動回路の構成を示 すプロック図である。
【①①10】同時選択ライン数を7ライ と、480ライン中のグループ数は、4 8.57≒69である。メモリ35a~ 場合には、69個設けられる。データを 各グループを構成する7ライン×640 ータを、各メモリ35a~35nに振り で、各メモリ35a~35nに振り で、各メモリ35a~35nには、それ 切される7ライン)×640×3のデー (7×640) 画案の表示エリアに対応 定される。R、G、Bの各データは3ビ

【0008】図において、A-D変換器31R、31 つまり、G、31Bは、表示されるべきR、G、Bデータをディジタルデータに変換するものである。補正器32は各デ制御回覧ィジタルデータを、γ結正等を施した後表示RAM24 はよる階部に格納する。データセレクタ34は、表示RAM24から所定のアルゴリズムに従ってデータを読み出し、それちたのアルゴリズムに従ってデータを読み出し、それちについて階調制御回路36a~35nがらデータを読み出し、それらについて階調制御回路36a~3 によっても nの出力とについて所定の演算を行って液晶パネル2 に対しているの出力とについて所定の演算を行って液晶パネル2 に対しているでは対しているべき表示データを作成し、それをカラムに対しているでは表示データを作成し、それをカラムに対しているでは表示データを作成し、それをカラムに対しているでは表示データを作成し、それをカラムに対しているでは表示データを作成し、それをカラムに対しているでは表示データを作成し、それをカラムに対しているでは表示である。タイミング発生回路40は、トの情報を表示を表示である。31Bはよび行データ発は、もの情報を表示である。31Bはよび行データ発は、またの情報を表示である。31Bはよび行データ発は、またの情報を表示である。31Bはよび行データ発は、またの情報を表示である。4000円を表示できる。31Bはよび行うである。4000円を表示できる。31Bはよび行うである。4000円を表示を表示できる。4000円は、4000円を表示できる。40000円を表示できる。40000円を表示できる。40000円を表示できる。400000円を表示できる。4000000円を表示できる。4000000000000000000000

もコントローラ23に含まれるものと考。 た。簡単のために、それぞれ1個のカラ。 とロウドライバ22とが図示されている。 【0009】次に液晶パネル20の駆動 体的に説明する。A-D変換器31R、 は、出力6ピットのものであるとする。\* D変換器31R、31G、31Bは、タ 路40からのタイミング信号に従って、 あるR, G, Bデータを64階調のディ 変換する。箱正器32は、各ディジタル・ γ 愽正等の鎬正処理を行い、必要な所定 3ピット(8階調)へのピット変換を行 6ピットのデータに対して、液晶パネル 度とデータ値との関係が線形になるよう。 て、3ピットのデータとする。稿正後の RAM24に格納される。

【① 0 1 0 】同時選択ライン数を7 ライ と、480ライン中のグループ数は、4 8. 57 ≒ 69 である。メモリ35a~ 各グループを構成する7ライン×64① ータを、各メモリ35a~35mに振り て、 各メモリ35g~35gには、それ・ 択される7ライン)×640×3のデー (7×64()) 画案の表示エリアに対応 定される。R、G、Bの各データは3 ビ つまり、各表示エリアに対して、R、G。 ついて(7×640×3)ビットが存在 制御回路36a~36nは、フレーム変i よる階調制御を実施する。例えば、図91 レーム変調を実行しようとすると、各メー 5 n には、複数フレームのデータが設定 ばならない。つまり、各メモリ35a~ ×640×3)ピットの何倍かの容量を 調制御回路36a~36mは、フレーム! によって、R、G、B各3ビットのデー 各1ビットのデータに変換する。従って. に対して、R、G、Bそれぞれについて トの情報が、階調制御回路368~36

(4)

を行う。その処理結果は、0~7のいずれかの値であ る。従って、処理結果は3ビットで表現できる。なお、 この処理は、R、G、Bそれぞれについて実行される。 そして、R. G. Bそれぞれ3ビットの処理結果は、カ ラムドライバ21に送られる。次に、海算回路37は、 7行2列のデータについて上記処理を行い、処理結果を カラムドライバ21に送る。以後、7行m列(mは64 ()まで)のデータについて順次上記処理が施される。最 初に駆動されるグループについて7行640列までの処 **廻が完了すると、演算回路37は、次に駆動されるグル 10** ープについて上記処理を順次実行する。全てのグループ についての処理が完了すると、1フレームの処理が完了 したととになる。

【0012】図11はカラムドライバ21の機成例を示 すプロック図である。このカラムドライバ21は、1個 のLS!で構成されている。図において、データメモリ 50は、64列分の表示データを格納するメモリであ る。シフトレジスタ51は、書き込み用種信号(スター トバルス)をシフトしてデータメモリ50における書き 込み先を指定する。ディスプレイラッチ53は、ラッチ 20 本の出力が供給される。各出力は、Vロト 信号(LS)が入力されると、データメモリ50の内容 をラッチして液晶出力回路58に供給する。コントロー ル回路52は、データメモリ50、シフトレジスタ51 およびディスプレイラッチ53に制御信号を与えるもの である。なお、ここでは64列の表示データを扱うカラ ムドライバ21が示されているので、1行が640画案 の液晶パネル20を駆動するには、10個のカラムドラ イバ21が必要とされる。そして、10個のカラムドラ イバ21は縦続接続される。つまり、シフトレジスタ5 1の出力は次段のカラムドライバにおけるシフトレジス 35 のLSIで構成されている。図において、 タ51に入力され、演算回路37からの表示データは全 てのカラムドライバ21におけるデータメモリ50に供 治される。

【0013】次に、図11に示すカラムドライバ21の 動作について説明する。コントロール回路52は、EO !1 信号を入力すると、データメモリ50、シフトレジ スタ51 およびディスプレイラッチ53をアクティブ状 底にする。データメモリ5()には、1列についてR, G、Bそれぞれ3ビット、計9ビットの表示データが演

1は、前段のカラムドライバ21と同様! 列分の表示データを取り込む。10個の: 21がそれぞれ表示データを取り込んだ ラッチ信号が入力される。すると、各カ 1において、データメモリ50に格納さ; ータがディスプレイラッチ53にラッチ て、640×3ドット分の表示データが 力回路58に与えられる。

【①①15】 善表示データは3 ピットか また、液晶表示回路58は、デコーダお 夕回路を有する。さらに、液晶表示回路 のレベルの電圧 VG ~ V2 が入力されてi 回路58は、ディスプレイラッチ53か たり3ビットのデータをデコードする。 ド値に応じた電圧を選択し、その電圧を注 印加する。1個の液晶表示回路58からi Bの各ドットに対応)×64 (画素數に) 本の出力が液晶表示パネル20に出力さ: て、液晶表示パネル20には、192× いずれかの電圧値をとる。なお、ここでは ー液晶パネルにカラムドライバ21を適! いて説明したが、TFT(Thin Film Tr. パネルにこのカラムドライバ21を流用す る。また、メモリ50およびシフトレジ、 G、Bそれぞれのシフトレジスタで置き! వ.

【0016】図12はロウドライバ22に 示すプロック図である。このロウドライ タ70は、データSPDI(選択データ ックDSCKによってシフトするもので、 ーンレジスタ72は、ロード信号LOA て遵釈データを取り込む。シフトレジス ド信号LOADをシフトクロックとして をシフトする。そして、液晶出力回路で ーンレジスタ72に設定されている選択: に印削する。

【0017】次に、ロウドライバ22の 草回路37から入力される。シフトレジスタ51はスター40 説明する。ここでは、特願平6-279

特関平7-

8

シリアル入力される。シフトレジスタ70は、シフトクロックDSCKによって選択データをシフトする。7個のシフトクロックDSCKが入力された後、ロード信号LOADが入力される。すると、選択パターンレジスタ70の内容を取り込む。従って、選択パターンレジスタ70の内容を取り込む。従って、選択パターンレジスタ72には、パラレル信号の選択データが設定される。

【0019】シフトレジスタ74は12段のレジスタで ある。また、ロウドライバ22が6個のうちの初段のも のであるならば、! OL入力として、1フレームの先頭 10 を示すフレームパルスが入力されている。そして、ロー ド信号LOADをシフトクロックとしてフレームパルス をシフトする。シフトレジスタ74の内容はグループを 選択する信号として液晶出力回路75に供給されてい る。また、液晶出力回路で5には、選択時に使用する電 圧V+, V-と非選択時に使用される電圧Vc (V+ と V- との中間の電位)とが供給されている。液晶出力回 路7.5は、入力したシフトレジスタ7.4の内容をデコー ドしてどのグループが選択されているか知る。第1のグ ループが選択されているとすると、液晶出力回路75 は、第1のグループに含まれる7本の行電極に対して、 選択パターンレジスタ72の内容における対応するビッ トの値に応じた電圧を供給する。すなわち、液晶出力回 路7.5内のレベルシフト回路は、対応ビットが「1」で あるならば、選択弯圧V+ を印加し、「①」であるなら は、選択弯圧٧-を印加する。選択されていない11グ ループの各行電極には、非選択電圧VG を印加する。と の時点で、カラムドライバ21は、既に説明したような 動作によって、選択された行電極に対応した表示データ に対応する電圧を各列電極に印加している。

【0020】以後、選択パターンレジスタ72が液晶出力回路75に与える出力が順次変化し、各グループの各行電極に選択電圧が印加される。12グループ全ての選択が完了した時点で、シフトレジスタ74の10R出力にフレームパルスが押し出され、次段のロウドライバ22の10L入力にフレームパルスが供給される。従って、次段のロウドライバ22は、上記処理と同様の処理を行って、各グループの各行電極に選択電圧を印削する。

[0021]

要がある。従って、やはり、メモリにデー く必要が出てくる。

【0022】また、表示RAM24の他へ35 nも必要である。メモリ35 a~け表示RAM24をなくすように構成すれるが、そのように構成した場合には、おれてくるデータを並び換えてメモリ3音き込むためのアドレス制御が複雑になドレス制御回路を設けなければならない。4およびメモリ35 a~35 nには、同み書きができる標準市販品のビデオRAIM)を用いるのがよい。その場合に、Vのメモリ領域が用いられるわけではない。駄な記憶領域が生じてしまう。

【0023】複数ライン同時選択法においてには、高速の演算速度が求められる。1に40フレームを表示しようとすると G、B)×480ドットの液晶パネル2 イン同時選択を実現する場合には、1ド 1(SEC) / 40(枚)×(7本/480 569.66nsec

の演算速度が要求される。図13に示す: 用いた場合には、交流化のために、選択。 の全ての列(8列)分に対応した演算を ちず、結局、1ドットあたり、

569.66/8=71.2 msec の速度で各列の演算を行わなくてはならは、走行する車両等の動画を表示する場りさらに多数のフレームを液晶パネル230 ればならず、演算回路37には、より高かラムドライバ21への転送速度が求め、「0024】演算速度を上げるには、高いク信号が必要とされる。よって、P= Vより、消費電力が増加する。また、列に比較的容量の大きいメモリ35a~3られているので、やはり消費電力が増加消費電力が大きいということは、小型装っなを複数ライン同時選択法を実現する駆動ることを意味する。されば他生の関係を表現する。

(6)

【課題を解決するための手段】請求項1記載の発明に係 る列電操駅動用半導体集積回路は、複数ライン同時選択 法によって駆動される液晶表示装置の列電極を駆動する 半導体集績回路であって、表示データを記憶するととも に、同時選択される複数ラインにおける各行のデータ毎 にデータ出力を行う制御回路を有するメモリ部と、メモ リ部の出力データと選択された行に印加される電圧パタ ーンを示す選択データとを入力して、液晶出力回路部が 選択すべき電圧を指定する情報を作成する演算処理を行 う演算処理回路を有する演算回路部とが形成されている。10 圧に応じた値を算出する。よって、との3 ものである。

【0027】請求項2記載の発明に係る列電極駆動用半 導体集積回路は、同時選択ライン数が2~15のいずれ かである複数ライン同時選択法にもとづく液晶表示装置 に適用されるものであって、メモリ部の制御回路が、2 行ないし15行のデータ毎にデータ出力を行い、演算回 路部の演算処理回路が、2ないし15ビットの選択デー タとメモリ部の出力データとを対象に演算処理を行う機 成になっているものである。

【0028】請求項3記載の発明に係る列電極駆動用半 20 導体集論回路は 入力されたデータに 7 稿正を能すか、 あるいは、階調表示処理を行って、処理後のデータをメ モリ部に書き込む浦正部を含む構成になっているもので ある.

【0029】請求項4記載の発明に係る列電極駆動用半 導体集績回路は、メモリ部が、1ドットについて複数ビ ットを記憶しうる記憶容量を有し、副御回路によって選 択信号に応じていずれかピットを出力する構成になって いるものである。

【① 030】請求項5記載の発明に係る列電極駆動用半 30 導体集積回路は、メモリ部の制御回路が一時に複数行復 数列のデータを出力する構成であって、演算回路部がメ モリ部から一時に読み出される列数分の演算処理回路を 有するものである。

【① 031】請求項6記載の発明に係る行電極駆動用半 導体集績回路は、複数ライン同時選択法によって駆動さ れる液晶表示装置の行電極を駆動する半導体集積回路で あって、ロウドライバとともに、選択パターンを発生す る行電極選択バターンを構成する回路が形成されている ものである。

集積回路は、ディジタル化された表示用・ まま入力することができる。すなわち、: るメモリ部には、外部のコントローラの) 示用のデータが書き込まれ、メモリ部内に 同時選択される複数のラインにおける者: 順次にまたは同時に読み出して出力する。 ける海算回路部内の海算処理回路は、選 し、選択データとメモリ部から出力されば 対象に演算を行い、同時選択される各行 示用のデータを直接入力して、複数ライ 従って行電極に印加する電圧値を決定で 【0034】請求項2記載の発明に係る: は、2ないし15ライン同時選択法が適! 路における列電極駆動回路を実現する。" 回路におけるメモリ部の制御回路は、2: ンにおける各行のデータを、順次にまたi して出力する。演算回路部は、1列分に 15ライン分のデータ演算を行う。

【0035】請求項3記載の発明に係る: は、ヶ浦正あるいは階調表示処理を実行 取り込み、液晶駆動回路の全体としてのに に小型化する。

【()()36】請求項4記載の発明に係る: は、表示の1ドットについて複数ピットに でき、また、出力されるビットとして、行 ちのいずれかを選択できる。よって、メー 読み出し元を切り換えるだけで簡単にデ ム変調等の階調制御を実現できる。

【0037】請求項5記載の発明に係る。 において、演算回路部は複数の演算処理 で、複数列について同時演算を行うこと: て、駆動クロックの周波数を下げること: 【()()38】請求項6記載の発明に係る: は、行電極選択バターンを構成する回路 るので、液晶駆動回路の全体としての回 小型化する。

【0039】請求項7記載の発明に係る! 電極を駆動する部分において複数個の海! 46 られた樺成になるので、 各海草同路部は、

待闘平了—

(7)

11

示パネル20ペの列データを出力するための信号線1 1. 信号観11と行データ発生回路41からの選択デー タを入力して所定の演算を行う演算回路部12. 信号線 15を介して海算回路部12の出力を入力し、それをラ ッチするラッチ回路部13. および信号線16を介して ラッチデータを入力し、ラッチデータに応じた電圧を出 力象17に出力する液晶出力回路部14とを含む。出力 観17は液晶パネル20の列電極に接続される。なお、 ことでも、カラムドライバ101は、640画素のうち の64回素を受け待つとする。そのような場合には、液 10 晶表示装置には、10個のカラムドライバ101~11 ①が設けられる。カラムドライバ101~110は、図 8に示す従来の駆動回路と比較すると、表示RAM2 4. データセレクタ34. メモリ35a~35n. 演算 回路37およびカラムドライバ21の機能を実現するも のである。図1には、カラムドライバしS!には含まれ ないコントローラ2および行データ発生回路41も示さ れている。行データ発生回路41は、例えば図13に示 すパターンを記憶したROM41aと、フレームパルス または垂直同期信号をカウントしてカウント値をアドレー20 スとしてROM4laに与えるカウンタ4lbとで構成 される。

【0041】次に、このカラムドライバ101の動作に ついて説明する。ここでは、1回素あたり、R、G、B それぞれ!ビットのデータが入力されるとする。データ が線順次に入力される場合には、コントローラ2は、各 **走査線の第1画素のデータから第64画素のデータが入** 力されるときに、書き込みアドレス信号とライト信号を 制御して、カラムドライバ101のメモリ部分10にデ ータを書き込む。同様に、第(640-63) 画素のデ ータから第640回案のデータが入力されているとき に、書き込みアドレス信号とライト信号を制御して、カ ラムドライバ110のメモリ部分10にデータを書き込 む。このようにして、10個のメモリ部分10全体とし て、1フレームのデータが書き込まれる。

【0042】メモリ部分10からデータを読み出すとき には、コントローラ2は、読み出しアドレス信号とリー ド信号を制御して、各カラムドライバ101~110に おけるメモリ部分10から演算回路部12にデータを出 力させる。出力されるデータは、そのときに選択される。46、路部12は、64列の各7両素分のデー

るグループにおける7行のデータ(各行i トのデータからなる。)が設定されてい 選択する。そして、69番目に与えられ. レスに応じて、最後に選択されるグルー。 のデータが設定されているメモリセルを お、69香目が最後なのは、480/7 ある。また、リード信号は、図12にお LOADの発生タイミングに同期してい 【①044】よって、行データ発生回路 選択データが与えられる毎に、メモリ部・ ×3×7ピットのデータが一斉に出力さ 部12は、図10に示すように形成され。 し、1つの演算回路部12には、図10元 が64×3個形成されている。従って、 算が一度に実行される。10個のカラム ~110における演算回路部12が同時 で、結局、7ライン×640回案分の演 される。従来の構成によると、図8におi 7は各列毎に7ライン×1画素分の演算。 【0045】従来の構成では、表示RAI モリ35a~35nとして個別記憶素子. -RAMを用いていたので、各メモリ3 は、7ライン×640画素の形式(7行 ータを設定せざるを得ない。できれば本 同一列の7画素分のデータが直接同時に に各メモリ35a~35nにデータを設: るが、市販品のV-RAMを用いる限りに うに設定できない。設定しようとすると. に大規模なアドレス制御回路を用意しなi 30 い。また、そのように、メモリ35a~ タを読み出す部分が(図8に示した側でi 36a~36nが〉、同一列の7回素分・ 同時に読み出したとしても、640列分 に読み出さなければならないので、演算 は順次処理とならざるを得なかった。 【0046】しかし、LSIにおけるメ· 読み出しアドレスデコーダを、同一列の タを直接読み出せるようにかつ6 4 列分

出せるように構成できるので、本実施例。

13

データ信号に書き込むデータが印加されるとともにワー ド線がアクティブにされる。データ信号に印加されたデ ータはインバータ96を介してデータ線Dに供給され、 さらにインバータ95を介してデータ祭D- に供給され る。記憶素子には、ゲートがワード線に接続されるとと もにドレインがデータ線D、D- に接続されたトランジ スタ92、93が接続される。よって、書き込み時に は、トランジスタ92、93が導通して記憶素子へのデ ータ書き込みがなされる。読み出し時には、セレクト信 号がアクティブになってドライバ94が導通状態とな る。よって、記憶素子内のデータが出力線に出力され る。つまり、データ線D、D-とは異なるボートにデー タが出力される。よって、一般のRAMセルからの読み 出し時に必要であるデータ線のプリチャージが必要でな くなり、任意の時点でデータを読み出すことができる。 図3はメモリ部の一機成例を示すプロック図である。図 において、メモリセルアレイ10dは、64×3×7セ ルのメモリセル  $10_{11} \sim 10_{1102} \cdots 10_{11} \sim 10$ ,,,,からなっている。 メモリセルへのデータ書き込み時 には、アドレス入力に応じて行デコーダ10eが選択し た行の各メモリセルのうち、アドレス入力に応じて列デ コーダ10 fが選択したメモリセルに、R, G、Bいず れかのデータが書き込まれる。なお、NAND回路10 gおよびインバータ10hは、図2におけるインバータ 96、95に対応する。メモリセルからのデータ読み出 し時には、読み出しアドレス入力に応じて制御回路10 cは、セレクト信号を出力する。セレクト信号は、セレ クト信号に応じて [10,,、10,,、・・・, 10,,] の7セル、・・・、[10<sub>1102</sub>, 10<sub>2102</sub>, ・・・・, 1 (),,,,,] の7セルが、それぞれ、まとめてデータを出力 するように結算される。

【① 0 4 8】 LS Lにおけるラッチ回路部13は、コントローラ2からラッチ信号LSの供給を受けると、演算回路部12が出力している64×(R、G、B) ビットの表示データをラッチする構成になっている。すなわち、従来のディスプレイラッチ53と同様の処理によって表示データをラッチする。また、液晶出力回路部14は、64×(R、G、B) 本の出力を有し、電圧V0~2 の8 電圧レベルが入力されている。そして、ラッチ回路部13の各出力値に応じ電圧レベルを選択して各出 40

る場合について説明したが、比較的高い! クロックが許容できるなら、1個だけ設定を実行する構成をとってもよい。また、 演算回路部12との間に、図11に示し: 50またはラッチ回路部を形成し、メモ タを一旦それに取り込んだ後、演算回路: るようにしてもよい。

【() () 5 () 】実施例2. 上記実施例によ。 輝度とデータ値との関係が線形になるよ 10 階調制御のための構成が含まれていなか 実現するには、例えば、図4に示すよう: 含むカラムドライバ111~120とす: 部18には、例えば、図8におけるA-R. 31G. 31Bから1画案あたりR. ットからなるデータが入力される。そし、 してR、G、B各3ピットからなるデー γ補正はデータ変換であるからそれを実 SI化するのは容易である。例えば、デ あるROM部分と入力データにもとづい。 タを読み出す部分とで真現できる。さら は、R. G. BM3ピット (各8階調)・ って各1ビットのデータに変換する。とい は、データテーブルであるROM部分とl 易に実現できる。なお、ヶ浦正とディザ 制御とのうちの一方の機能を稿正部18 でもよい。

【0051】1 画素あたりR、G、B A ビットのデータは、第1の実施例の場合 部10に書き込まれる。以後、カラムド 120は、第1の実施例によるカラムド 110と同様に勤作する。

【0052】実施例3. 図5はこの発明によるカラムドライバに適用される演算成を示す回路図である。カラムドライバの図1または図4に示す構成と同じである。台の演算回路部12は、1つのカラムドる列数、例えば64×3(R,G,B)されたものである。なお、図5に示す回れたものでもよい。

- 【① 053】との樺成は 同時選択ライ

15

実施例または第2の実施例の場合と同様に動作し、液晶 出方回路部14は、ラッチ回路部13の出力に応じて、 192本の各出力にV5、V1またはV2の弯圧を印加 する。

【①①54】また、この場合には、液晶回路出力部14 が液晶パネル20に対して出力する電圧の最大値を5V 以下にできる。カラムドライバの最大出力電圧帽(peak topeak)をVC、ロウドライバの最大出力電圧幅をVR 、液晶のしきい値電圧をT、液晶パネル20の定査線 本数をN、同時週択ライン数をLとすると、

 $VR = T ((2 \times N/L) / (1 - N^{-1/1}))^{1/1}$  $VC = R \times L \times N^{1/4}$ 

である。よって、L=2、T=2V、N=480本の場合には、VR=44.85V、VC=4.09Vである。また、L=3、T=2V、N=480本の場合には、VR=36.62V、VC=5.01Vとなり、この場合にも、ほぼ最大値を5V程度にできる。なお、L=15、T=2V、N=480本の場合には、VR=16.39V、VC=11.211Vとなる。

【0055】以上のことから、L=2または3とすると、カラムドライバが扱う電圧値を高々5V程度とすることができる。よって、カラムドライバをLSIで実現する場合に、一般的に用いられている5Vプロセスでこのカラムドライバを作製できる。従って、より高い電圧を扱うカラムドライバに比べて、レジスト、露光、エッチング等の工程数を減らすことができる。特に、5Vプロセスで作製できることから、メモリ部10を一般的なD-RAM作製プロセスと同様のプロセスで作製できる。従って、製造コストの低減とメモリ部10のサイズの小型化が実現される。また、L=2または3とした場合には、液晶出力回路部14が扱う電圧レベル数は3または4と減るので、液晶出力回路部14のサイズも小型化される。よって、LSIサイズが小型化される。

【0056】なお、同時選択ライン敷を増やしていけば表示コントラスト比が改善されるが、改善度は、全定査線を480本の半分240本程度としたとき、し=15程度で飽和することが知られている。よって、しの値は、2から15の値の中から、要求される液晶パネル20の表示性能およびLSIに許容されるサイズや電源電圧の副約等を勘索して選択される。

a、10bの構成は、図1に示すメモリ。同じでよい。また、メモリ部10a、1のアドレスおよび同一のリードライト信る。補正部19からのあるフレームのデ10aに書き込まれたとすると、次のフは、メモリ部10bに書き込まれる。さムのデータは、メモリ部10aに書き込みの制御は、コントローラ2によっておき、コントローラ2が書き込み先ののみをイネーブルとすればよい。

【0059】図9に示したように、ある て、1フレーム目をオンにして2フレー。 れば、液晶パネル20の看者には中間遺 提示できる。従って、2フレーム分のデー モリ部10a、10bを用意しておけば、 2の制御によって中間濃度ドットを提示 調が実現可能になる。つまり、コントロー 20 リ部10a、10bからデータを出力さ の実施例におけるアドレス信号供給制御: 号制御を実施する。その上で、選択信号 制御してデータの読み出し先を変更する。 リ部10gに設定されているフレームの しているときに、メモリ部10ヵ内のデ ったタイミングで、選択信号SELEC る。選択信号SELECTは、メモリ部 における読み出し側のアドレスデコーダー する信号に相当している。従って、選択( **丁の極性が切り替わっている時点では、。** 内のデータが演算回路部12に供給され 作は第1の実施例の場合と同様である。 台には、階調制御された後の表示データ: 2に供給されることが可能になっている。 【0060】なお、本実施例では、2つ 8、10万を設けた場合について説明し、 のメモリ部を設けてもよい。また、本実 ットが1ビットで表現されている異なる。 データをメモリ部10a.10bに設定、 46 て説明したが 1ドットが複数ピットで

特闘平了-

18

よる階調制御を実現できる。

【0061】実施例5.上記各実施例によるカラムドライバは、図8に示された補正器32.データセレクタ34.階調制御回路368~36nおよび演算回路37のような従来ゲートアレイで実現されていた部分や、表示RAM24およびメモリ358~35nのような従来VーRAMで実現されていた部分の機能を取り込んでいる。よって、液晶駆動回路に求められるその他の要素は、図1、図4.図6に示されたコントローラ2.行電極パターン発生回路、ロウドライバ22等である。これ 10 らは液晶駆動回路全体からみると、比較的小さな要素である。従って、それらのうちの大部分を1個のしSIに集約可能である。

17

【①①62】倒えば、従来のロウドライバ22を構成す る回路と、コントローラ2を構成する回路もしくは行デ ータ発生回路41を構成する回路とを含むものを、1個 のLS!に形成する。あるいは、ロウドライバ22を標 成する回路と、コントローラ2を構成する回路および行 データ発生回路41を構成する回路とを含めたものを、 1個のLS!に形成する。そのようなLS!を行電極躯 20 動用に用い、上記各実施例によるカラムドライバを列電 極駆動用に用いれば、駆動回路の回路規模は、従来の規 模に比べて大きく減少する。なお、一般には、ロウドラ イバ22を含むしS!は複数個用いられるので、1つの 液晶表示装置において、複数のコントローラ2や行デー **夕発生回路41が存在することになる。しかし、そのう** ちの1つを有効にしておけばよい。そして、その場合で も、コントローラ2や行データ発生回路41を、ロウド ライバ22を含むLS!の内部に形成しない場合に比べ て、駆動回路の全体のチップ数が減少するという効果が ある。

[0063]

【発明の効果】以上のように、請求項1記載の発明によれば、列電極駆動用半導体集績回路が、表示データを記憶するとともに同時選択される複数ラインにおける各行のデータ毎にデータ出力を行う制御回路を有するメモリ部と、メモリ部の出力データと選択データとを入力して、液晶出力回路部が選択すべき電圧を指定する情報を作成する演算処理を行う演算処理回路を有する演算回路部とが形成されたものとなっているので、従来海晶原動 46

を行う演算回路部を有する構成になって!される可能性の高い同時選択ライン教2・イン同時選択法に合致したものを得るとに、同時選択ラインが2行または3行の! 電源のみで使用できる集積回路とするとの場合には、メモリ部の形成を、一般的! 成と同様に実施できる。

【りり65】請求項3記載の発明によれ 用半導体集論回路が、さらに、入力され、 正を施す。または、さらに階調表示処理。 さむ構成になっているので、この集積回 によって、駆動回路を全体としてさらに 【りり66】請求項4記載の発明によれ 用半導体集論回路が、1ドットについて 能しうる記憶容量を有し選択信号に応じ トを出力するメモリ部を有する構成にな この集論回路を用いることによって、回 させることなく階調制御を実現しうる液 ることができる。

【①①67】請求項5記載の発明によれ 用半導体集論回路が、メモリ部の制御回 行複数列のデータを出力し、演算回路部 一時に読み出される列数分の演算処理回 になっているので、複数列の同時演算を る。すなわち、駆動クロックの周波数を ないので、消費電流が増加しない集績回 る。

【①①68】請求項6記載の発明によれi 用半導体集請回路が、さらに、選択バタ・ 行電便選択パターンを構成する回路が形! 成になっているので、液晶駆動回路の全! 規模をさらに小型化する。

【① ① 6 9 】 請求項7記載の発明によれi 置における駆動装置が、列電極を駆動す。 複数個の演算回路部が設けられた機成に で、各演算回路部に求められる動作速度i 結局、列電極駆動部分の動作クロックの! きる効果がある。

【図面の簡単な説明】

【図1】 この発明の第1の寒施例によ。

(11)

特闘平?-

20

路図である。

【図6】 この発明の第4の実施例による複数ライン同時選択法にもとづく列電極駆動用半導体集補回路の構成を示すプロック図である。

19

【図7】 従来の液晶表示装置の概略構成を示すプロック図である。

【図8】 従来の液晶表示装置における駆動回路の構成を示すプロック図である。

【図9】 フレーム変調を説明するための説明図である。

【図10】 演算回路の一様成例を示すブロック図である。

【図11】 従来のカラムドライバの構成例を示すプロ※

\*ック図である。

【図12】 従来のロウドライバの構成 ク図である。

【図 1 3 】 7 行 8 列の行選択パターン( 明図である。

【符号の説明】

101~110, 111~120, 12 ラムドライバ

10 メモリ部


10 12 演算回路部

13 ラッチ回路部


14 液晶出方回路部


18.19 補正部

[2]



[図4]





特闘平?-(13) [図6] メモリ動 (84×3×480) メモリが SELECT (64×3×480) 36: £×192 法具出力回答 TÜO [27] 独員 パネル コントローラ 23. DRESE 28 RAM 22 25 24 20 [図8] 312 32 24 34 35a 36a

(14) 特開平7-

